

PCI Express总线的SAR回波数据实时记录系统

谢 义, 李 倩, 石巧云

(安徽电子信息职业技术学院 电子工程系, 安徽 蚌埠 233030)

【摘 要】本文介绍了SAR回波实时记录系统中基于PCI Express(以下简称PCIE)总线的数据传输卡的设计和实现。重点介绍PCI Express总线的一种应用和基于PCI Express总线的数据传输卡、PCI Express卡驱动程序编写、实时接收和实时储存技术。结果表明:PCIE数据传输卡工作状态稳定,SAR回波数据实时记录系统的稳定传输速率为60MB/s,保证了数据传输的连续性和数据的完整性。

【关键词】PCI Express总线;实时记录;实时接收;WDM;SAR

【中图分类号】TP274*.2 **【文献标识码】**A **【文章编号】**1673-1891(2008)02-0094-04

1 前言

合成孔径雷达(SAR: Synthetic Aperture Radar)具有全天候、全天时、穿透力强和高分辨率的能力。SAR原始数据的实时记录,是SAR雷达的关键技术之一。只有真实可靠地记录下SAR的回波数据和辅助数据,SAR信号处理算法才能得出高质量的图像。

原始的雷达回波数据记录系统通常是基于PCI总线的,采用的方法一般为:在PC机的内存中开辟一块缓冲区,雷达回波数据通过PCI总线存入缓冲区,当写满缓冲区后,再将数据记录在PC机的IDE硬盘上,或者通过SCSI控制卡记录在外挂的SCSI硬盘上。雷达回波数据流经过从PC机外部到内存和从内存到硬盘这两个数据传输过程,再将数据记录在IDE(或者SCSI)硬盘上,这两个数据传输过程都要占用PCI总线,PCI总线是一种并行共享总线,同一时间段内只能有一个设备拥有总线的使用权,因此,数据传输过程只能顺序进行。这种串行排队的规则是限制记录速度的瓶颈,当雷达回波数据量远远大于记录器的记录速度能够接受的数据率时,SAR数据记录系统必然出现丢帧,或丢失数据。

本文介绍一种基于PCI Express总线架构SAR回波数据实时记录系统,雷达回波数据以DMA结合中断的方式被写入PC机内存中的共享缓冲区,共享缓冲区的读写采用环形指针,循环不断地将数据写入缓冲区,同时将共享缓冲区中的数据记录在SCSI硬盘上。PCI Express总线是一种串行非共享总线,系统中的每个设备都有自己独立的数据传输通道,避免了专用总线串行传输的弊端,从而实现了SAR回波数据记录系统中数据读写的并行操作,大大提高了记录速度,是目前解决大数据流量实时记录的有效方法。

2 PCI Express总线技术

PCE Express总线是Intel于1997年提出的第三代I/O互连标准,与PCI总线相比,具有以下特点:

2.1 PCI Express采用双通道串行传输模式,一条PCI Express通道由两对LVDS差分线组成,一对负责发送,一对负责接收,单向的数据率为2.5Gbps;

2.2 PCI Express总线采用点对点技术,为系统内的所有设备分配独立的通道资源,充分保障设备的带宽资源,提高数据传输率,可以同时实现多个设备并行工作;

2.3 具有很好的灵活性,一个PCI Express物理连接可以根据实际需要配置成 $\times 1$ 、 $\times 2$ 、 $\times 4$ 、 $\times 8$ 、 $\times 16$ 、 $\times 32$ 个并行的数据通道,以满足不同设备之间通信带宽的要求;

2.4 在软件层与PCI总线完全兼容,原有的PCI总线的驱动程序可以完全移植到基于PCI Express总线架构的系统中。

PCI Express总线作为一种全新的串行技术,它彻底变革了原来的PCI总线的并行技术,克服了PCI总线在系统带宽和传输速度相互制约的固有缺陷,同时又能兼容原有的PCI总线。由于PCI Express总线的优越性能,目前已成为微机系统中主流的系统互连总线。




图1 基于PCI Express总线的系统互连图

3 SAR回波数据实时记录系统组成

本系统以普通的基于PCI Express总线架构的PC机为开发平台,在PC机主板上插入自主研发的基于PCIE总线的数据传输卡和Adaptec公司的基于PCI-X总线的SCSI RAID控制卡,外挂SCSI硬盘作为数据存储体,构成了记录器的硬件框架。数据传输卡接收(根据时钟,复位以及数据有效的标志信号)SAR雷达输出的I、Q两路共32 bit的回波数据,通过PCIE总线将数据缓存在主板内存的共享缓冲区中;SCSI RAID控制卡将内存共享缓冲区中的数据通过PCI总线记录在SCSI盘阵上。


数据传输卡采用×1的PCI Express接口,其数据传输速率2.5Gbps,由于PCI Express的串行传输数据采用8b/10b编码,有效数据带宽为256MB/s,SCSI RAID控制卡选用Adaptec公司的2130LSP RAID控制卡,2130LSP RAID控制卡基于64位,133MHz PCI-X总线,采用Ultra320 SCSI标准,其数据传输率可达320MB/s;在使用普通主板和SCSI RAID控制卡,采用两块SCSI硬盘组成RAID 0磁盘阵列的情况下,磁盘阵列的实测平均读写速度可达120MB/s。如果SAR回波的数据传输率最高为60MB/s,那么,数据传输通道中的各个环节都能够满足60MB/s的数据传输要求。由于整个系统是基于PCI Express总线架构的,数据传输卡和SCSI RAID控制卡都有自己独立的数据传输通道,二者能够并行工作,使数据传输卡将外部数据送入内存缓冲区的同时,SCSI RAID控制卡同时将内存缓冲区中的数据记录在SCSI硬盘上。采用基于PCE

Express总线的SAR回波数据记录系统完全能够达到60MB/s的记录速度。

4 系统实现

4.1 PCI Express数据传输卡

PCI Express数据传输卡接收来自雷达系统中数据形成器的I、Q两路回波数据信号,并将数据传送到内存缓冲区。数据传输卡的输入信号为I、Q两路共32位数据信号,一路时钟信号,一路复位信号和一路数据有效的标志信号为了保障数据传输的可靠性,数据形成器与记录器之间采用LVDS电平实现系统互连。(数据传输卡首先通过差分转换芯片将LVDS信号转换成LVCOMS信号;然后在CPLD的控制下,将I、Q两路数据信号缓存在异步FIFO中,本设计中采用两片FIFO用于数据传输的乒乓缓冲存储器;当数据写满一片FIFO后,CPLD产生中断信号给PCI Express总线接口芯片,接口芯片将这个中断信号传递给数据传输卡的驱动程序,驱动程序响应这个中断信息发起一次DMA传输,将FIFO中的数据读到内存共享缓冲区中;同时在数据写满一片FIFO时,CPLD控制缓冲区的切换,将数据缓冲到另一片FIFO中。)数据传输卡上的差分接收芯片将LVDS信号转换成COMS信号,便于后续的数据存储和控制操作;CPLD根据外部控制信号将I、Q两路数据信号缓存在异步FIFO中、控制FIFO的乒乓切换、本地中断信号的产生和本地总线的读写操作;两片FIFO用作乒乓缓冲存储器,轮流缓存外部数据;专用接口芯片实现PCI Express总线到本地总线的桥接。数据传输卡的硬件电路结构如图2:



4.2 PCI Express 卡驱动程序

PCI Express 总线与 PCI 总线在软件层是完全兼容的,因此 PCI Express 卡驱动程序的开发过程与 PCI 设备驱动程序的开发过程是一样的,作者设计开发了 PCI Express 卡的 WDM 驱动程序。

WDM(Windows driver model)是 Microsoft 公司推出的新型的驱动程序工作模式,支持即插即用、电源管理和 WMI(Windows management instrumentation)技术。原先 Windows9x 下的 VXD 驱动程序在 Windows NT/2000/XP 下并不通用,开发 WDM 驱动程序是新的发展趋势。本系统采用 DriverWorks 开发了运行与 WindowsXP 下的 WDM 驱动程序。

DriverWorks 是 NuMega 公司 DriverStudio 开发工具包的一个组成部分,它能方便的实现 WDM 驱动程序的开发。用户使用其中的 DriverWizard 向导功能,根据对硬件设备的描述自动产生驱动程序的源代码程序框架,然后用户在 VC++ 工程下根据硬件设备的具体功能添加自己的代码,完成驱动程序的开发。常用的功能有:PCI 配置空间的访问、I/O 映射端口的访问、内存映射端口的访问、DMA 传输和中断处理。为了方便用户的使用,DriverWorks 将驱动程序的各种通用操作都封装成了类,其中: PciConfiguration 类用于实现对 PCI 设备配置空间的访问; KIoRange 类用于实现对 I/O 映射端口的访问; KMemoryRange 类用于实现对内存映射端口的访问; KDmaAdapter、KDmaTransfer、KCommonDmaBuffer 类用于实现 DMA 操作; KInterrupt 类用于实现中断处理操作。

PCI 设备常用的数据传输方式为:直接 I/O 映射端口读写方式、直接内存映射端口读写方式、DMA 方式。由于存储系统外部数据传输率指标为 60MB/s,同时 CPU 还要在有限的时间内实现数据的实时存储,采用直接 I/O 映射端口读写方式和直接内存映射端口读写方式要占用大量的 CPU 时间,很难满足系统要求。因此本系统采取 DMA 方式,并根据外部中断信息启动 DMA 操作(DMA 传输要求有连续的物理内存以供使用,根据传输的数据量、CPU 的处理能力以及写 SCSI 的速度,设计时在内存中开辟了 5M × 32bit 的共享缓冲区,一次 DMA 操作传输 128K × 32bit 的数据,每次 DMA 传输结束后,驱动程序根据 DMA 中断信息将共享缓冲区的地址指针加上 128K × 4 作为下一次 DMA 传输的起始地址,当地址指针指向共享缓冲区的最后一个 128K × 32bit 单元时,使地址指针重新指向共享缓冲区的首地址位置,从而保证了 DMA 传输的连续性,并将数据循环

地写入共享缓冲区中)。

5 实时接收

SAR 成像的基础是准确无误的雷达回波数据,如果在数据记录时丢失数据,势必影响最终的成像结果,甚至不能实现成像,因此实时的无丢失的接收并记录雷达回波数据是本系统的技术难点。为了保证数据接收的连续性,设计中采用了数据传输卡上两片 FIFO 的乒乓切换技术和计算机内存共享缓冲区的环行存储技术。

数据传输卡与计算机的数据交换以数据传输卡上的 FIFO 作为数据传输的缓冲器,采用两片 FIFO 乒乓切换的方式进行数据传输。具体方法为:数据传输开始时,在 CPLD 的控制下,将 I、Q 两路数据写入一片 FIFO 中;当一片 FIFO 写满后,CPLD 控制 FIFO 的切换,将数据写入另一片 FIFO 中,同时 CPLD 产生中断信号给 PEX8311 接口芯片,接口芯片将这个中断信号传递给数据传输卡的驱动程序,驱动程序响应这个中断信息发起一次 DMA 传输,将 FIFO 中的数据读到内存共享缓冲区中。如此轮流交替,实现 DMA 传输和接收外部数据同时进行,由于 DMA 的传输速度远大于外部数据的数据率,因此有效的避免数据的丢失。

由于计算机内存大小是有限的,而记录的数据量远远大于内存的大小,不可能实现将所有的数据都写入内存后再记录在 SCSI 磁盘阵列上,又由于 Windows 操作系统的非实时性和写 SCSI 磁盘阵列的瞬时速度的不稳定性,也会造成不能将写入内存缓冲区的数据立即存储在 SCSI 硬盘上。为了实现连续不断的接收数据,必须在内存中分配一块大的连续内存作为 DMA 的数据缓冲区,这个缓冲区的大小一定要大于一次 DMA 传输的数据量,并采取环行存储结构,以解决内存大小的局限性和因数据记录不及时造成的新数据将未来得及记录的旧数据冲掉,从而导致数据丢失的问题。具体做法为:在启动应用程序进行初始化时,驱动程序在计算机内存中申请 5M × 32bit 的共享缓冲区,并将其映射到用户地址空间。对共享缓冲区的读写采用环行指针,当写指针指到缓冲区底端时,即缓冲区写满时,写指针回到缓冲区的起始端,用新数据覆盖原来的旧数据,这样便可以循环不断的将数据写入共享缓冲区中。与此同时,应用程序也循环不断的根据环行读指针将共享缓冲区中的数据通过 SCSI RAID 控制卡存储在 SCSI 磁盘阵列上。这样共享缓冲区的读写可以同时进行,只要写 SCSI 硬盘的速度满足实时性的要求,便可以保证整个记录过程的连续性。

6 实时存储

目前高速数据流盘主要有两种方案:1. 数据不通过内存,直接通过硬件逻辑将数据写入磁盘阵列;2. 采用集成 RAID 功能控制器的主板或普通主板加 RAID 控制卡,在计算机的控制下将数据存储在磁盘阵列上。

方案1存在以下问题:(1)硬盘的流盘速度与硬盘接口的传输速度和磁盘本身的读写速度有关,目前硬盘接口的速度已经大大超过了磁盘的读写速度,比如Ultra320 SCSI的数据传输速度已经达到了320MB/s(而普通SCSI硬盘的读写速度只有60MB/s),因此硬盘的流盘速度主要取决于磁盘本身的读写速度,这使得采用直接控制硬盘的流盘速度也不比计算机控制下的流盘速度快;(2)硬件直接控制硬盘的开发难度比较大,开发周期比较长。

从系统性能指标的要求、设计成本以及设计难度的角度考虑,本系统选用方案2。设计中采用两块SCSI硬盘组成RAID0磁盘阵列,并采用Adaptec公司的2130SLP RAID控制卡控制SCSI磁盘阵列的读写。与IDE硬盘相比,SCSI硬盘接口的数据传输率更高,2130SLP采用了Ultra 320标准,其数据传输

率高达320MB/s;转速更快,SCSI硬盘的转速已高达15000rpm;缓存容量更大;CPU占用率更低,SCSI硬盘可以通过独立的SCSI控制卡控制读写操作,降低CPU的使用率,在本设计中选用的2130SLP还集成有RAID控制功能,将RAID算法用硬件实现,进一步降低了CPU的使用率,大大提高了系统的性能。同时SCSI硬盘的随机读写速度要比IDE硬盘优越,而本系统的数据读写恰好是随机的而不是大量数据的持续读写,因此即使SCSI磁盘阵列的成本要昂贵,从保障系统性能和系统升级的角度考虑,本系统最终选用普通主板、SCSI RAID控制卡和SCSI硬盘组成磁盘阵列来实现数据的实时存储。

7 结束语

SAR技术的发展对数据记录系统的记录速度和可靠性提出了更高的要求,在PCIE总线架构下开发数据实时记录系统是解决这一问题的有效途径。本文设计并实现的基于PCIE总线的数据传输卡是PCIE总线技术应用的一次有意义的尝试,可以在SAR回波数据实时记录系统中应用,并可以解决数据传输速度的瓶颈问题。PCIE总线作为一种全新的串行总线技术,在高速数据传输领域有着广泛的应用前景。

注释及参考文献:

- [1]PLX Technology Inc. PEX 8311 Data Book v0.85[Z].2005:1-5.
- [2]武安河,邵铭,于洪涛. Windows 2000/XP WDM 设备驱动程序开发[M].北京:电子工业出版社,2003:46-52
- [3]PCI Special Interest Group. PCI Express Base Specification Revision 1.0a[Z].2003:27-31.
- [4]宋杰,何友,唐小明,邱军海. 雷达视频回波信号的实时采集、显示与存储系统[J].数据采集与处理,2006,21(1):92-94.
- [5]周骞,陈金树.超高速数据采集存储系统的设计与实现[J].计算机应用研究,2003,10(8):139-141.
- [6]张澄波. 综和孔径雷达原理,系统分析与应用[M].北京:科学出版社,1989:1-11.
- [7]司玉美,申会民,耿爱辉,等. 基于PCI总线数据传输卡WDM驱动程序设计[J].计算机测量与控制,2006,14(2):260-261.

PCI Express Bus and Real-time Data Recording System of SAR Echo

XIE Yi, LI Qian, SHI Qiao-yun

(Electronic Engineering Department, Anhui Vocational College of Electronics & Information Technology, Bengbu, Anhui 233030)

Abstract: The design and implementation of data transfer card based on PCI express bus (Abbreviated for PCIE bellow) is introduced. It is used in real-time data recording system of SAR echo. The system uses common PC computer based on PCIE bus structure as development platform. Receiving echo data in real time is the key technology of system implementation. The PCIE card transfers SAR echo data to the shared buffer in the PC's memory. The results indicated that the PCIE transfer card works stably and real-time data recording system of SAR echo data transfers speed can reach 60MB/s steadily. It guarantees continuous data receiving and data's integrity.

Key words: PCI Express Bus; Real-time recording; Real-time receiving; WMD; SAR